导航：X技术最新专利计算;推算;计数设备的制造及其应用技术微型计算机的制作方法

　　优先级确定电路。CPU 101的优先级确定/掩蔽水平确定电路根据优先级寄存器、中断掩蔽水平等而受控。

　　[0562]当存在用于CPU中断请求和DTC激活请求中每个的多个中断请求时，确定优先级。作为确定的结果，选择最高优先级的请求且生成矢量号。然后，输出CPU中断请求和矢量号，以及DTC激活请求(DTCREQ)和矢量号(DCVEC)。

　　[0563]DTC激活请求被输入到DTC，且DTC矢量号被输入到锁存电路。DTC操作开始信号和DTC操作结束信号从DTC输出，且输入到锁存电路。S卩，当DTC 102开始操作时，DTC操作开始信号进入活动状态，而矢量被锁存或保持。然后，DTC 102的数据传输结束且DTC操作结束信号进入活动状态，且释放锁存器。

　　[0566]当在此状态，中断因子标志被设置为1时，DTC 102被激活。在DTC 102正在执行诸如规定的数据传输的任何操作时，每次执行数据传输，DTC 102将中断pg电子免费试玩平台因子标志清零为0。此时，中断没有被CPU 101所请求。

　　[0567]当DTC 102完成规定数据传输等时，DTC 102在操作的结尾将DTE位清零为0。此时，由于中断因子标志被保持为1且DTE位被清零为0，中断被CPU 101所请求。CPU 101执行对应于规定数据传输等的结束的处理，并且重置数据传输信息和DTE位。

　　[0570]示出MCU 100的实质内部配置。状态输入块和控制输出块每个都包括诸如串行通信接口的数字模块、模拟模块和输入/输出端口(I/o)，数字模块包括计时器功能和通信功能，模拟模块诸如A/D转换器、D/A转换器和电源电压检测功能。

　　[0571 ] 状态输入块接收控制目标的状态作为编码值或模拟值。根据接收到的值或功能块的内部状态，状态输入块生成规定事件。该事件生成在中断因子标志上反映。该事件是例如比较匹配中断或A/D转换完成中断，比较匹配中断在编码值达到规定值时生成，而A/D转换完成中断在模拟输入的转换完成时生成。

　　[0572]另一方面，通过提供计时器脉冲输出和模拟输出，控制输出块控制所述控制目标。控制输出块包括用于这样的输出的数据寄存器，并且进一步包括用于控制所述控制输出块的控制寄存器。例如，存在计数器清零位，用于将计时器的计数器清零为0。

　　[0574]当DTC 102被中断因子激活时，根据规定数据传输信息，DTC 102对控制输出块执行数据传输或控制寄存器的操纵。在读取取数据传输信息时，DTC 102执行分支操作且切换要被处理的数据传输信息。这样，DTC 102可以执行对应于控制输出块或其它状态的操作。

　　[0575]S卩，只通过DTC 102，独立于CPU 101，可以执行对控制输出块的处理，以响应在状态输入块中生成的事件。通过DTC 102读取所需控制寄存器，并且通过操纵所需位且同时保持其它位来执行写，可以执行所需控制而不影响其它状态。DTC 102能够通过请求CPU101的中断且切换处理而执行常规已经被执行的处理。

　　[0576]在这样的系统中，CPU 101应该之前执行数据传输信息等的配置。在控制所述控制目标时，CPU 101可以处于低功耗状态，诸如睡眠或待机模式。这可以对降低系统功耗做出贡献。由于DTC 102在逻辑规模上比CPU 101小且可以执行快速处理，可以增强减低功耗的效果。不用说，功耗的降低在由电池驱动的相机系统等中是关键的。

　　[0579](1)由于DTC的位操纵被启用，可以以硬件的方式执行对应于设备控制的基于逐个位的操纵。通过以诸如字节的大小来读取数据，并且执行对数据的所需位操纵以执行写操作，以及通过写入在DR中准备的数据，可以支持对位操纵的多种指定，用于微型计算机中的各种功能。总线接口的使用消除了提供专用接口的必要性。进一步，微型计算机的地址空间上任何数据都可以被使用。仍旧进一步，用户可以任意地选择使用。由于总线被排他地控制，不必考虑多个事件之间的冲突。即，可以实现加速。响应于事件的数据传输功能和位操纵功能操作由单块硬件来实现且由数据传输信息来切换。因此，中断控制器、DTC矢量等可以由功能来共享，且因此可以简化硬件配置。

　　[0580](2)由于指定位操纵的数据传输信息存储在存储器中，位操纵的目标的数量可以增加。由链操作等一次执行的数据传输或位操纵的数量可以增加。公共位操纵可以由多个激活因子来实现。由于位操纵被启用，要使用的端子或计时器的通道可以根据微型计算机和控制目标的指定而灵活改变。由于专用硬件应该由一个数据传输所需的块数来提供，及时在添加功能和增加硬件规模时，整体微型计算机的物理规模增加可以得到抑制。由于数据传输功能和位操纵功能由单一块的硬件来实现，可以抑制物理规模的进一步增加。

　　[0581](3)位操纵可以由链操作连续地执行。而且，规定位状态和状态的操作的结果可以被存储在要在下一位操纵中使用的位累计器中。因此，多个位操纵，诸如基于多个位的操纵，可以被组合。由于使得能够检查所需位的状态且改变DTC的操作，可以实现进一步灵活的操作。

　　[0582](4)在由DTC读取数据传输信息时，除了连续条的数据传输信息的操作，可以执行分支操作。因此，多条的数据传输信息可以以所需次序被连续处理。由于关于基于对指定位的状态的确定是否执行分支操作的选择被启用，对应于微型计算机等的控制目标的状态的处理可以被实现。

　　[0584](6)由于数据传输信息的量可以被改变，所使用的RAM的容量可以被节省。对应于最大数据传输信息量的硬件应该由单一条来提供。因此，整体微型计算机的物理规模上的增加可以被抑制。由于最优量的数据传输信息被读/写，读/写的次数可以被最小化，对加速做出贡献。

　　[0585](7)可以提供对禁用CR的指定。因此，与规定次数的数据传输相分开，对应于微型计算机的状态的控制可以被执行任意次数。数据传输信息被缩短以实现DTC操作的加速以及存储器的有效使用上的改善。进一步，通过禁用CR，数据传输信息的更新可以被消除且写回数据传输信息的必要性被消除。具体地，在实施例中所述的示例中，数据传输信息没有被更新，且数据传输信息可以布置在ROM上。将数据传输信息布置在ROM上，可以消除在RAM上的初始写的必要。进一步，所使用的RAM的容量可以被节省。

　　[0586](8)由于DTC可以代替CPU执行数据传输或位操纵，CPU的所需中断的频率可以降低，或者CPU呆在低功耗状态的时期可以增加。例外处置、堆栈保存/恢复操作、必须由CPU在中断处置中执行的恢复指令的执行，可以被免除。这对简化程序和改善系统效率做出了贡献。进一步，事件发生以执行所需操作的所用的时间可以被减少。即，被称为响应能力的可以被改善。由于逻辑规模上较小且能够获取高速处理的DTC操作且CPU保持在低功耗状态，功耗的降低可以被实现。

　　[0589]例如，尽管已经描述了数据传输信息具有通过32比特的单位变化的长度，该单位可以任意被设置。地址寄存器的比特数不限制于32比特，并且可以根据CPU或微型计算机的地址空间而改变。例如，比特数应该是用于16M字节的地址空间的24比特。基于数据传输信息是长字(32比特)，分支地址指定部分可以保持数据传输信息1/4的内容。当添加到VGR时，分支地址应该乘以四。分支的范围可以被加宽。可替换地，分支地址指定部分可以是与MR相分开的长字。其可以指定相对地址或直接地址。

　　[0590]进一步，CPU 101的程序可以布置在外部存储器而非ROM 104上。类似地，作为CPU 101的工作区域的存储器不限于RAM 105且可以是外部存储器。进一步，ROM 104或RAM 105可以不是片上的。

　　[0591]同样，关于DTC 102的数据传输信息，不是在RAM 105上布置，其可以布置在ROM104上或外部存储器上。不被覆写的数据传输信息可以布置在ROM 104。但是，当CPU 101高频率访问ROM 104，不被覆写的数据传输信息也可以布置在RAM 105上。

　　[0597]在前面，尽管主要给出对本发明人做出的发明应用于属于发明背景领域的微型计算机的实施例的描述，本发明不限于此。本发明还可以应用于其它半导体集成电路装置，例如主要实现数字信号处理器(DSP)的半导体集成电路装置。本发明至少可应用于其中包括数据处理装置和数据传输装置的半导体集成电路。

　　[0598]进一步，清楚起见，适当地省略或简化了实施例和附图的描述。进一步，可以由具有任何电路配置的硬件来构造执行各种处理的在附图中示为功能块的元件。可替换地，它们可以由诸如加载到存储器上的程序的软件来实现。因此，本领域技术人员可以理解，这些功能块可以以各种方式来实现，诸如只由硬件、只由软件、或者其组合，而不限于任何这些方式。注意，所有附图中，相同的附图标记被分配给相同的元素。必要时，省略重复描述。

　　[0599]进一步，程序可以存储在各种类型的非瞬时计算机可读介质中，以被提供给计算机。非瞬时计算机可读介质包括各种类型的有形存储介质。非瞬时计算机可读介质的示例包括磁记录介质(例如软盘、磁带、硬盘驱动器)、磁光记录介质(例如磁光盘)、⑶-ROM(只读存储器)、CD-R、CD-R/W、半导体存储器(例如掩膜ROM、PR0M(可编程ROM)、EPROM (可擦写PROM)、闪存ROM和RAM(随机存取存储器))。进一步，程序可以使用各种类型的瞬时计算机记录介质被提供给计算机。瞬时计算机可读介质的示例包括电信号、光信号和电磁波。瞬时计算机可读介质可以经由诸如电线和光纤的有线通信线路或无线通信线路而提供程序给计算机。

　　1.一种微型计算机，包括:中央处理单元；数据传输装置；以及存储装置，其中，所述存储装置存储传输信息集合，所述传输信息集合包括传输模式信息和地址信息，所述地址信息表示传输源、传输目的地和操纵目标中的至少一个，所述数据传输装置包括多个寄存器文件，每个所述寄存器文件包括:存储所述传输模式信息的模式寄存器、所述地址信息被传输到的地址寄存器、以及表示用于指定所述传输信息集合的信息的状态寄存器，所述数据传输装置检查所述状态寄存器的信息，以确定是使用在所述寄存器文件中保持的所述传输信息集合，还是从所述存储装置中读取所述传输信息集合并且覆写所述寄存器文件中的规定的一个寄存器文件，以及基于在所述寄存器文件之一中存储的所述传输信息集合，所述数据传输装置执行数据传输。2.根据权利要求1所述的微型计算机，其中，所述传输信息集合进一步包括传输计数信息，每个所述寄存器文件进一步包括:所述传输计数信息被传输到的计数寄存器、以及用于所述传输信息集合的有效信息标志单元， 当所述数据传输装置已经在所述寄存器文件之一中存储有从所述存储装置中读取的所述传输信息集合时，所述数据传输装置设置所述有效信息标志单元，以及当所述数据传输装置基于所述传输计数信息确定已经完成指定次数的数据传输时，所述数据传输装置将所述有效信息标志单元清零。3.根据权利要求1所述的微型计算机，进一步包括传输信息存储指定单元，其中，所述传输信息存储指定单元包括所述用于指定所述传输信息集合的信息，以及所述数据传输装置响应于来自所述传输信息存储指定单元的指令并且根据所述用于指定所述传输信息集合的信息，从所述存储装置读取所述传输信息集合并且将所读取的传输信息集合存储在所述寄存器文件之一中。4.根据权利要求2所述的微型计算机，其中，每个所述寄存器文件包括指令所述传输信息集合的保持的标志单元，当响应于来自所述传输信息存储指定单元的指令，所述数据传输装置已经从所述存储装置读取所述传输信息集合并且将所读取的传输信息集合存储在所述寄存器文件之一中时，所述数据传输装置设置用于指定所述传输信息集合的保持的所述标志单元，以及 在指令所述传输信息集合的保持的所述标志单元和所述有效信息标志单元都被设置的状态中，所述数据传输装置不覆写对应的所述寄存器文件之一。5.根据权利要求4所述的微型计算机，其中， 在指令所述传输信息的保持的所述标志单元和所述有效信息标志单元都被设置的状态中，所述数据传输装置不将在对应的所述寄存器文件之一中存储的所述传输信息集合写回到所述存储装置。6.根据权利要求1所述的微型计算机，其中，所述用于指定所述传输信息集合的信息对应于用于指定下述地址的信息，所述地址存储有所述传输信息集合的地址。7.根据权利要求1所述的微型计算机，其中， 所述用于指定所述传输信息集合的信息对应于用于指定所述传输信息集合的地址的?目息。8.一种微型计算机，包括:中央处理单元；数据传输装置；存储装置；以及传输信息存储指定单元，其中，所述存储装置存储传输信息集合，所述传输信息集合包括传输模式信息、地址信息和传输计数信息，所述地址信息表示传输源、传输目的地和操纵目标中的至少一个，所述数据传输装置包括寄存器文件，所述寄存器文件包括:存储所述传输模式信息的模式寄存器、所述地址信息被传输到的地址寄存器、以及所述传输计数信息被传输到的计数寄存器，所述数据传输装置进一步包括连续数据传输指定单元，所述传输信息存储指定单元包括用于指定所述传输信息集合的信息， 所述数据传输装置响应于来自所述传输信息存储指定单元的指令并且根据所述用于指定所述传输信息集合的信息，从所述存储装置读取所述传输信息集合并且将所读取的传输信息集合存储在所述寄存器文件中，以及当所述连续数据传输指定单元被设置时，所述数据传输装置立即执行数据传输。9.根据权利要求8所述的微型计算机，其中， 所述用于指定所述传输信息集合的信息对应于用于指定所述传输信息集合的地址的?目息。10.一种微型计算机，包括:中央处理单元；数据传输装置；第一存储装置，所述第一存储装置固定地保持信息；以及第二存储装置，所述第二存储装置以可覆写的方式保持信息，其中，所述第一存储装置存储传输信息集合，所述传输信息集合包括传输模式信息、地址信息和传输计数信息，所述地址信息表示传输源、传输目的地和操纵目标中的至少一个，所述数据传输装置包括寄存器文件，所述寄存器文件包括:存储所述传输模式信息的模式寄存器、所述地址信息被传输到的地址寄存器、以及所述传输计数信息被传输到的计数寄存器，所述数据传输装置在所述微型计算机开始操作之后被激活，所述数据传输装置从所述第一存储装置读取所述传输信息集合，并且所述数据传输装置将所读取的信息存储在所述寄存器文件中，以及所述数据传输装置执行从所述第一存储装置到所述第二存储装置的连续数据传输。11.根据权利要求10所述的微型计算机，其中，所述传输模式信息包括:连续数据传输指定信息。12.根据权利要求1所述的微型计算机，进一步包括:数据输入/输出单元；以及中断控制单元，其中，所述数据输入/输出单元发布中断请求到所述中断控制单元，以及响应于所述中断请求，所述中断控制单元将中断信号输出到所述中央处理单元，并且将激活请求输出到所述数据传输装置。13.根据权利要求1所述的微型计算机，其中，所述传输模式信息包括:用于指定位操纵的信息、和用于指定作为操纵目标的在所述地址信息中所指定的数据中的位的信息，以及当指定所述位操纵时，所述数据传输装置从所述存储装置中读取所述传输信息集合，并且读取由所述地址信息指定的地址以使用所指定的位来执行所述操纵。14.根据权利要求13所述的微型计算机，其中，所述数据传输装置包括下述单元，该单元用于存储在使用所述传输信息集合的所述位操纵中由所述传输模式信息所指定的位，以及在使用下一个所述传输信息集合的操作中，所述数据传输装置启用存储所指定的位的所述单元。15.根据权利要求14所述的微型计算机，其中，所述传输模式信息包括用于指定分支操作的信息，在使用所述传输信息集合执行所述分支操作中，所述数据传输装置参考存储所指定的位的所述单元，以选择指定所述下一个所述传输信息集合的地址。16.根据权利要求15所述的微型计算机，其中，所述传输信息集合包括:用于指定所述分支操作的条件的信息、以及用于指定所述下一个所述传输信息集合的信息，所述数据传输装置包括计数单元来读取和写入所述传输信息集合，当用于指定所述分支操作条件的所述信息和所指定的位满足规定条件时，所述数据传输装置用所述计数单元和用于指定所述下一个所述传输信息集合的所述信息来执行操作。17.根据权利要求1所述的微型计算机，其中，所述存储装置包括传输信息集合，所述传输信息集合包括:传输模式信息、传输源地址、传输目的地地址、用于指定传输次数的传输计数数据、以及数据信息中的至少一项，所述数据传输装置包括:存储所述传输模式信息的模式寄存器，所述传输源地址、所述传输目的地地址和所述传输计数数据被传输到的寄存器，数据寄存器，以及算术逻辑单元，所述数据传输装置能够基于所述传输模式信息、所述传输源地址、所述传输目的地地址和所述传输计数数据，来执行数据传输，由所述数据传输装置以以下单位循环来执行使用所述传输信息集合的所述数据传输:从所述存储装置读取所述传输信息集合；基于所述传输信息集合执行规定的传输；以及此后将包括在所述传输信息集合中的信息写回到所述存储装置，以及所述传输模式信息包括这样的信息，该信息用于指定在所述传输源地址、所述传输目的地地址、用于指定传输次数的所述传输计数数据、以及所述数据信息之中的要被使用的项目。18.根据权利要求17所述的微型计算机，其中，所述数据传输装置在所述传输信息集合的读取之后，读取下一个所述传输信息集合的一部分，以及所述数据传输装置具有缓冲器单元，所述缓冲器单元用于存储所读取的下一个所述传输信息集合的所述一部分。19.根据权利要求17所述的微型计算机，其中，所述中央处理单元具有用于设置所述传输信息集合的单元。

　　【专利摘要】本发明涉及一种微型计算机。该微型计算机包括：中央处理单元(CPU)；数据传输装置(DTC)；以及存储装置(RAM)。数据传输装置包括多个寄存器文件，每个寄存器文件包括存储传输模式信息的模式寄存器、地址信息被传输到的地址寄存器以及表示指定传输信息集合的信息的状态寄存器(SR)。数据传输装置检查状态寄存器的信息，以确定是使用在寄存器文件中保持的传输信息集合，还是从存储装置中读取传输信息集合并且覆写规定的一个寄存器文件。基于在寄存器文件之一中存储的传输信息集合，数据传输装置执行数据传输。